Полная версия

Главная arrow Информатика arrow Архитектура ЭВМ и систем

  • Увеличить шрифт
  • Уменьшить шрифт


<<   СОДЕРЖАНИЕ   >>

10.2. Асинхронная и синхронная DRAM

Краткий обзор асинхронной памяти

Недостатки рассмотренной выше базовой динамической памяти RAM – низкие быстродействие и производительность – обусловлены принятой организацией обращения к памяти, основанной на использовании двух сигналов. Любой цикл обращения (чтения/записи) начинается после подачи стробов выборки адреса строки RAS# = 0 и столбца CAS# = 0 (рис. 10.5). Так как стробы поступают последовательно во времени, занесение данных в память при записи и появление их на выходной шине данных при считывании происходите задержкой, связанной с ожиданием появления стробов. Поэтому при разработке новых типов (серий микросхем) динамической памяти основные усилия были направлены на повышение ее быстродействия и производительности.

В асинхронной памяти все процессы инициируются стробами выборки адресов строк и столбцов (RAS# = 0 и CAS# = 0). Их завершение происходит через определенный для данной микросхемы временной интервал. В течение всего временного интервала шина памяти занята, причем значительная часть времени проходит в ожидании данных.

Память типа FPM DRAM. Одним из путей сокращения времени ожидания является страничная организация памяти, при которой память разбивается на страницы длиной от 512 байт до нескольких килобайтов. При обращении к ячейкам памяти в пределах страницы (из-за ограниченного ее объема) уменьшается количество состояний ожидания. Если нужная ячейка памяти находится вне текущей страницы, то добавляется одно состояние ожидания для выбора новой страницы. В динамической памяти FPM DRAM используется быстрый страничный режим (Fast Page Mode – FPM). Повышение производительности в этом режиме достигается благодаря исключению фазы выдачи адреса строки из всех последующих циклов обращения, кроме первого. Быстрый страничный режим обеспечивается контроллером динамической памяти и может быть реализован в микросхемах базовой памяти DRAM. Обычно в этом режиме производится обращение к четырем соседним ячейкам. Поэтому память FPM DRAM с временем доступа 60–70 нс в режиме быстрого страничного обмена при частоте системной шины 66 МГц способна обеспечить пакетный цикл чтения 5-3-3-4. Показатель производительности обычной памяти составляет 5-5-5-5, так как для каждого цикла передачи данных запоминающему устройству требуется одно и то же время ожидания. Дальнейшее повышение производительности памяти может быть достигнуто путем чередования банков.

Память типа EDO DRAM (Extended Data Output – память с расширенной выдачей данных). Основные особенности этого вида памяти по сравнению с FPM DRAM состоят в следующем:

  • • если линии ввода-вывода данных в памяти FPM DRAM отключаются от системной шины с появлением адреса следующего бита, то в памяти EDO DRAM они остаются подключенными до окончания ввода нового адреса и соответственно начала вывода следующего бита. Следовательно, память EDO позволяет одновременно считывать данные и задавать адрес следующих данных. Считывание выходных данных может производиться внешними схемами вплоть до появления следующего строба CAS = 0. Благодаря этому время цикла (длительность стробов CAS) внутри страницы для памяти со временем доступа 60 нс уменьшается на 10 единиц и составляет 25 нс, что соответствует показателю производительности 5-2-2-2;
  • • память EDO соцержит регистр-защелку выходных данных, который обеспечивает конвейеризацию работы и повышение производительности при чтении.

Память типа BEDO DRA М.Этотгиппамяти (Ви rst EDO – BEDO) является разновидностью EDO DRAM. В микросхемы BEDO помимо регистра-защелки выходных данных введен внутренний счетчик адреса столбцов для пакетного цикла. Это позволяет выставлять адрес столбца в начале пакетного цикла, а в последующих передачах с помощью стробов CAS только запрашивать очередные данные. В результате удлинения конвейера (регистр-защелка + счетчик) выходные данные дополнительно отстают на один такт сигнала CAS. Последующие данные появляются без тактов ожидания процессора.

Все рассмотренные типы памяти (FPM, EDO, BEDO DRAM) для передачи данных из памяти в центральный процессор по современным высокочастотным системным шинам требуют подтверждения готовности. Если данные не готовы, то процессор вынужден осуществлять холостые циклы (Weitstate) в ожидании данных. Поэтому асинхронная память в настоящее время не используется. Ее вытеснила синхронная память DRAM, которая стала новым стандартом оперативной памяти персональных компьютеров.

 
<<   СОДЕРЖАНИЕ   >>