Параллельно-последовательные регистры

В регистрах этого типа при записи все биты данных поступают в регистр одновременно (в параллельном коде), а при считывании покидают регистр бит за битом (в последовательном коде). Параллельно-последовательные регистры являются преобразователями параллельного кода в последовательный. Они имеют N информационных входов Хп (п = 0, 1, 2,..., N – 1) и один прямой выход У, вход С, записи и вход С2 считывания. Их называют также сдвигающими регистрами с параллельной загрузкой.

Особенность параллельно-последовательного регистра проявляется в том, что его невозможно построить путем простого совмещения рассмотренных выше параллельного и последовательном регистров. Если взять за основу параллельный регистр (см. рис. 3.28, а), то для организации последовательного считывания необходимо выход предыдущего триггера соединить с входом последующего, что невозможно, поскольку вход занят. Для их построения можно использовать триггеры с двумя входами записи. Такое схемное решение приведено на рис. 3.30, а, в котором входы D-триггеров задействованы для построения последовательного регистра, используемого при считывании данных; два элемента И-НЕ, подключенные к асинхронным S, R входам D-триггера, задействованы для построения второго D-триггера (см. рис. 3.30, б), используемого в режиме параллельной записи.

Правила работы параллельно-последовательного регистра приведены в табл. 3.13. При этом следует иметь в виду, что п = 1,..., N – , выход триггера Qп при п = N – 1 является выходом регистра. Запись информации в триггеры осуществляется по асинхронным RS-входам, а ее сдвиг – по информационным D-входам. При считывании информации освобождающиеся разряды регистра заполняются нулями, гак как на D-вход триггера Т0 подается 0. Комбинация С, = С2= 1 является запрещенной.

При С2 = С, = 0 регистр работает в режиме хранения. На выходах всех триггеров регистра сохраняются значения сигналов (k – 1)-го такта.

При С2 = 0, Cj = 1 регистр работает в режиме записи, так как открываются элементы И, и установленные на (k – 1)-м такте входные сигналы Хк~{ по асинхронным входам записываются в D-триггеры регистра.

Таблица 3.13

Входы

Выходы триггеров

Режим

0

0

Ф

Хранение

0

1

Запись

1

0

Ф

0

Считывание

Схема параллельно-последовательного регистра (а) и состояния входных данных и триггеров регистра при записи, триггеров регистра и выходных данных при считывании (б)

Рис. 3.30. Схема параллельно-последовательного регистра (а) и состояния входных данных и триггеров регистра при записи, триггеров регистра и выходных данных при считывании (б)

При С2 = 1, С, = 0 регистр работает в режиме считывания, в котором на С-входы D-триггеров подаются единичные сигналы. При этом в первый триггер Г0 записывается логический 0, на выходы последующих триггеров переписываются сигналы с выходов предыдущих, а выходной сигнал Y последнего (N- 1)-го триггера Г3 "покидает" регистр.

Комбинация сигналов Сх = 1, С2 = 1 является запрещенной.

Установку входных сигналов Хк~1 можно производить в режимах хранения и считывания, так как в них элементы И закрыты.

На рис. 3.30, б показана работа параллельно-последовательного регистра в режимах записи и считывания. Перед записью данных в регистре хранился код 1001. За один такт в регистр занесен код 1010. В процессе считывания код 1010 за четыре такта выводится из регистра. Освободившиеся разряды заполняются нулями, поскольку на D-вход триггера Т0 подан сигнал D = 0 (см. рис. 3.30, а).

 
< Пред   СОДЕРЖАНИЕ     След >