Десятичные сумматоры

Одноразрядные десятичные сумматоры. Рассмотрим два способа суммирования положительных одноразрядных десятичных чисел, представленных 4-разрядными двоичными числами, или тетрадами, в коде 8421, и их схемную реализацию.

Правила сложения десятичных чисел рассмотрены в параграфе 2.3. Максимальное значение суммы двух одноразрядных чисел с учетом переноса.В табл. 4.4 приведены в коде 8421 все возможные значения,.

Таблица 4.4

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

0

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

Ошибочный результат () при сложении двух одноразрядных чисел с учетом переноса соответствует выполнению одного из трех условий

(4.10)

которые выделены в табл. 4.4 темным.

Выполнение (4.10) требует проведения коррекции путем прибавления двоичного числа 0110 (6)10 к полученному результату (см. параграф 2.3).

Три условия (4.10) можно объединить в одно, записав его как функцию переноса:

(4.11)

Схема одноразрядного десятичного сумматора с коррекцией результатов сложения входных операндов А и В приведена на рис. 4.9. В её состав входят:

  • • 4-разрядный двоичный сумматор SM, на вход которого поступают одноразрядные десятичные числа в виде двух тетради переносиз предыдущей тетрады, а с выхода снимается 4-разрядная сумма S3S2sI5O и перенос C4 в следующую тетраду;
  • • формирователь переноса, построенный по структурной формуле (4.11);
  • • корректор, построенный на трех одноразрядных двоичных сумматорах. Так как при коррекции суммы S3S2S1S0 прибавляется 4-разрядное двоичное число 0110, младший разряд которого равен нулю, одноразрядный двоичный сумматор младшего разряда S0 не используется (см. рис. 4.9). При этом на входы Aj сумматоров SMy SMy SMx подаются сигналы sy sy S1 соответственно; на входы Bj сумматоров SMy SMx – сигнал с выхода формирователя переноса Cj; на входы Ссумматора SMx и Bj сумматора SM3 – логические нули. При C1 = 1 полученный на выходе 4-разрядного двоичного сумматора результат S3S2S1S0 корректируется. При Cx = 0 коррекции не происходит, так как на входы Bj сумматоров SMy SMy SMx подаются нулевые сигналы, поэтому выходной сигнал десятичного сумматора S3S2SxS0 = S3S2S1S0.
 
< Пред   СОДЕРЖАНИЕ     След >