Сумматоры с преобразователем кодов

Рассмотрим другой способ суммирования положительных десятичных чисел, не требующий проведения коррекции результата, полученного на выходе 4-разрядного двоичного сумматора. Для его обоснования воспользуемся табл. 4.5.

Схема одноразрядного десятичного сумматора с коррекцией

Рис. 4.9. Схема одноразрядного десятичного сумматора с коррекцией

В первом столбце ∑ табл. 4.5 представлены в десятичной системе счисления все числа, которые могут быть получены на выходе 4-разрядного сумматора при сложении одноразрядных чисел от 0 до 9 с учетом входного переноса C0 = 1. Максимальное число равно 9 + 9 + 1 = 19. В последующих пяти столбцах эти же числа записаны в виде 5-разрядных двоичных чисел, которые могут быть получены как сигналы переноса C1 и суммы s3, s2, S1, S0 на выходе 4-разрядного двоичного сумматора. В последних пяти столбцах табл. 4.5 десятичные числа от 0 до 19 записаны в том виде, который они должны иметь на выходе одноразрядного десятичного сумматора, а именно в виде сигнала переноса C1 и кода 8421 (53525j50). Отметим, что перенос C1 соответствует значению старшего разряда, а код S3S2S1S0 – значению младшего разряда двухразрядного десятичного числа в коде 8421.

Таблица 4.5

Выходные сигналы

двоичного сумматора

десятичного сумматора

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

0

0

0

1

2

0

0

0

1

0

0

0

0

1

0

3

0

0

0

1

1

0

0

0

1

1

4

0

0

1

0

0

0

0

1

0

0

5

0

0

1

0

1

0

0

1

0

1

6

0

0

1

1

0

0

0

1

1

0

7

0

0

1

1

1

0

0

1

1

1

8

0

1

0

0

0

0

1

0

0

0

9

0

1

0

0

1

0

1

0

0

1

10

0

1

0

1

0

1

0

0

0

0

11

0

1

0

1

1

1

0

0

0

1

12

0

1

1

0

0

1

0

0

1

0

13

0

1

1

0

1

1

0

0

1

1

14

0

1

1

1

0

1

0

1

0

0

15

0

1

1

1

1

1

0

1

0

1

16

1

0

0

0

0

1

0

1

1

0

17

1

0

0

0

1

1

0

1

1

1

18

1

0

0

1

0

1

1

0

0

0

19

1

0

0

1

1

1

1

0

0

1

Таблицу 4.5 можно рассматривать как таблицу истинности комбинационного устройства с пятью входами с,, s3, s2, 5,, s0 и пятью выходами С,, 53, S2,5,, 50, или преобразователя кодов. Таким образом, задача построения одноразрядного десятичного сумматора сводится к синтезу схемы комбинационного устройства, заданного табл. 4.5, из которой видно, что 5„ = s0. Задача синтеза упрощается, поскольку необходимо построить комбинационную схему на четыре входа (с,, 53, s2,5,) и четыре выхода (С,, 53, S2,5,). При этом достаточно использовать 10 наборов входных переменных, так как при п, равном 0 и 1, 2 и 3, 4и5и т.д. (эти пары выделены), одноименные входные переменные имеют одинаковые значения. Для синтеза комбинационной схемы преобразователя воспользуемся новой таблицей истинности (табл. 4.6), в которой символом Ф обозначены значения (0 или 1) выходных сигналов для неиспользуемых комбинаций входных сигналов (k = 10 15).

Таблица 4.6

k

Входные сигналы

Входные сигналы

c1

s3

s2

s1

C1

S3

S2

S1

0

0

0

0

0

0

0

0

0

1

0

0

0

1

0

0

0

1

2

0

0

1

0

0

0

1

0

3

0

0

1

1

0

0

1

1

4

0

1

0

0

0

1

0

0

5

0

1

0

1

1

0

0

0

6

0

1

1

0

1

0

0

1

7

0

1

1

1

1

0

1

0

8

1

0

0

0

1

0

1

1

9

1

0

0

1

1

1

0

0

10

1

0

0

1

Ф

Ф

Ф

Ф

11

1

0

0

1

Ф

Ф

Ф

Ф

12

1

0

0

1

Ф

Ф

Ф

Ф

13

1

0

0

1

Ф

Ф

Ф

Ф

14

1

0

0

1

Ф

Ф

Ф

Ф

15

1

0

0

1

Ф

Ф

Ф

Ф

На основании табл. 4.6 выполним минимизацию логических функций для выходных сигналов с помощью карт Карно как не полностью определенных функций. На рис. 4.10 приведены размеченные карты и выражения для выделенных областей. В результате минимизации получаем структурные формулы для комбинационной схемы преобразователя

Карты Карно для минимизации структурных формул схемы преобразователя

Рис. 4.10. Карты Карно для минимизации структурных формул схемы преобразователя

Схема одноразрядного десятичного сумматора с преобразователем, построенным по приведенным структурным формулам, изображена на рис. 4.11.

Схема одноразрядного десятичного сумматора с преобразователем кодов

Рис. 4.11. Схема одноразрядного десятичного сумматора с преобразователем кодов

 
< Пред   СОДЕРЖАНИЕ     След >