Десятичные сумматоры-вычитатели

Для вычисления разности двух положительных одноразрядных чисел или алгебраической суммы чисел с разными знаками воспользуемся операцией преобразования прямого кода 8421 в обратный код 8421 (см. параграфы 2.5 и 2.6). Такая операция также называется преобразованием кода 8421 в дополнение до 9 и выполняется в соответствии с таблицей истинности (табл. 4.7).

Таблица 4.7

Входы (прямой код)

Выходы (обратный код)

0

0

0

0

0

1

0

0

1

1

0

0

0

1

1

0

0

0

2

0

0

1

0

0

1

1

1

3

0

0

1

1

0

1

1

0

4

0

1

0

0

0

1

0

1

5

0

1

0

1

0

1

0

0

6

0

1

1

0

0

0

1

1

7

0

1

1

1

0

0

1

0

8

1

0

0

0

0

0

0

1

9

1

0

0

1

0

0

0

0

Из сопоставления столбцов табл. 4.7 следует, что dQ = Л0, = Ах. Выражения для Л2 и А3 получены с помощью карт Карно (рис. 4.12) с учетом того, что комбинации k = 10 + 15

Карты Карно для получения выражений выходных сигналов d3 и d2 преобразователя кода 8421 в дополнение до 9

Рис. 4.12. Карты Карно для получения выражений выходных сигналов d3 и d2 преобразователя кода 8421 в дополнение до 9

никогда не используются. Ниже приведены структурные формулы для преобразователя кода 8421 в дополнение до 9

(4.12)

Выпускаемые в интегральном исполнении преобразователи строят по приведенным выше структурным формулам и дополняют их входом управления. Схема управляемого преобразователя кода 8421 в дополнение до 9 (СМРComplement) и его условное графическое обозначение представлены на рис. 4.13.

Схема управляемого преобразователя прямого кода 8421 в обратный код (а) и его условное графическое обозначение (б)

Рис. 4.13. Схема управляемого преобразователя прямого кода 8421 в обратный код (а) и его условное графическое обозначение (б)

Управляемый преобразователь содержит преобразователь кода 8421 в дополнение до 9 (выделен на рис. 4.13, а пунктирной линией), построенный по формулам (4.12); три элемента 2И-ИЛИ, поскольку разряд ах входного операнда не изменяет значения при прохождении преобразователя, т.е. сигнал на выходе управляемого преобразователя а. = Ax=dv

При Z= 0 открыты верхние схемы совпадения элементов 2И-ИЛИ и на их выход проходят сигналы dy d2, d0 обратного кода 8421, при Z= 1 открыты нижние схемы совпадения и на выход поступают сигналы отдельных разрядов Ау А2, А0 входного операнда.

На рис. 4.14 приведена схема 3-разрядного десятичного сумматора-вычитателя, содержащего три управляемых преобразователя СМР{ десятичного числа в дополнение до 9 и три одноразрядных десятичных сумматора 5М( (г = 0,1,2). Значение управляющего сигнала Z = 0 соответствует

Схема 3-разрядного десятичного сумматора-вычитателя

Рис. 4.14. Схема 3-разрядного десятичного сумматора-вычитателя

операции сложения, a Z = 1 – операции вычитания. Преобразователи CMPj выполняют функции

где – 4-разрядные операнды (тетрады) на выходах и входах управляемых преобразователей:

Десятичные сумматоры SMj вычисляют сумму

где– сигнал переноса на входе i-ro сумматора, причем– входные операнды и сумма в десятичной системе счисления.

При вычитании (Z= 1) сумма представляется в десятичном дополнительном коде и может иметь положительное или отрицательное значение. Значение и знак суммы определяются по значению сигнала переноса C3 и имеют вид

Знаковым разрядом является перенос C3. Чтобы при сложении разрядная сетка не переполнялась, должно выполняться условие

 
< Пред   СОДЕРЖАНИЕ     След >