Логическая схема операционного автомата

В состав операционного автомата входят (рис. 4.23):

  • • регистры RG2 и RG.,. Каждый из них имеет один вход D для последовательной записи, или сдвига содержимого регистра в сторону младших разрядов, четыре входа D3, D2, Dv D0 для параллельной записи и четыре выхода Q3, Q2, Q1, Q0. Режиму сдвига соответствует V= О, C= 1, режиму параллельной записи данных – V= I, C = 0. Выход Q0 младшего разряда RG3 соединен с входом D регистра RG2. Поэтому RG3 и RG2 образуют 8-разрядный сдвигающий регистр, с выходов которого снимаются частичные произведения и окончательный результат (Pv ..., P0). Младший разряд P0 регистра RG2 используется в качестве логического условия X.. На параллельные входы данных D3, D2, D1, D0 регистра RG2 подается множитель В = B3B2B1B0. Параллельные входы RG3 подключены к выходам четырех логических элементов (И). На последовательный вход D регистра RG3 подан 0;
  • • 3-разрядный вычитающий счетчик СТ. На его параллельные входы данных D2, D1, D0 подан код IOO2 (число 4)

Логическая схема операционного автомата для умножения двоичных чисел

Рис. 4.23. Логическая схема операционного автомата для умножения двоичных чисел

для фиксации окончания операции умножения. После четырех циклов с выходов Q2, Qr (¾ счетчика снимается сигнал 0002, который с помощью элемента 3 ИЛИ-HE формирует логическое условие Х2 = 1 об окончания операции умножения. Сигнал на входе V задает режим параллельной загрузки данных (V = 1) или счета (V = 0) импульсов, поступающих на вход Т;

  • • сумматор SM. На его входы А из RGt (на схеме не показан) подается множимое А = на входы В – сигнал Р7Р6Р5Р4 с выхода RGy С выходов сумматора снимается 4-разрядная сумма S3S2S{S0, которая подается на входы четырех элементов И;
  • • логические элементы, предназначенные для обеспечения нормальной работы операционного автомата.
 
< Пред   СОДЕРЖАНИЕ     След >