Реализация обращения к памяти и устройствам ввода-вывода

При 16-разрядной адресной шине микропроцессора пространство памяти ограничено адресами 0000–FFFF в шестнадцатеричной системе, что соответствует десятичным номерам ячеек памяти от 0 до 65 535. Требуемый объем памяти определяется типом и числом выбранных микросхем памяти, используемых в качестве модулей памяти. Для понимания принципов организации обращения к памяти рассмотрим пример. Будем полагать, что требуемый объем памяти составляет 4 Кбайт. При этом память содержит один модуль ПЗУ и 255 модулей ОЗУ объемом по 256 байт каждый. Модули памяти имеют восемь адресных входов.

Схема организации обращения к памяти для этого случая приведена на рис. 5.14. Для обращения к памяти задействовано 12 линий адресной шины. Для выбора ячейки в модуле памяти отведены младшие разряды адреса. Коды младших адресных разрядов подаются на адресные входы всех модулей одновременно. Выбор требуемого k-го модуля памяти производится подачей сигнала низкого уровня на входвыборки кристалла модуля памяти. Сигналы формируются на выходе дешифратора DC, на входы которого подаются сигналы старших разрядов адресов . Чтение из ПЗУ и ОЗУ и запись в ОЗУ инициируются низким уровнем сигналови. При высоком уровне сигналов ячейки памяти отключены от шины данных, что позволяет использовать адресную шину для организации обращения к устройствам ввода-вывода.

Правая часть рис. 5.14 иллюстрирует принцип организации обращения к внешним устройствам – устройству ввода-вывода (УВВ), устройству ввода (УВв) и устройству вывода (УВыв). Для адресации к устройствам отведены младшие адресные разряды. Работа УВВ и УВв инициируется подачей сигнала записи, а УВВ и УВыв – сигнала чтения. C выходов устройств снимаются 8-разрядные операнды данных и сигнал готовности Гт (возможны также сигналы запроса захвата, запроса прерывания и др.). При 8-разрядной адресации возможно подключение 256 УВВ или по 256 УВв и УВыв в отдельности.

 
< Пред   СОДЕРЖАНИЕ     След >