Интегральный регистр К155ИР1

Регистр (рис.13.19, а) содержит:

  • • четыре канала, включающих в себя коммутационный узел, выполненный на логическом элементе 2И-ИЛИ, и D-триггер;
  • • узел управления, составленный из двух инверторов и элемента 2И-ИЛИ.

Схема регистра К155ИР1 (а) и временные диаграммы (б), поясняющие принцип его работы

Рис. 13.19. Схема регистра К155ИР1 (а) и временные диаграммы (б), поясняющие принцип его работы

К входам регистра подключены генераторы H_1, Н_2 синхроимпульсов C1, C2, источник D01 сигналов V выбора режима загрузки регистра (последовательная V=0 или параллельная V = 1) и источник D02 информационных сигналов X последовательной загрузки. Для параллельной загрузки на входы Xy X2, Xp X0 подан операнд 1001. Рассмотрим результаты моделирования, представленные на рис. 13.19, б.

В исходном состоянии Ci = C2 = C = 0 все триггеры регистра находятся в режиме хранения, их выходные сигналы Q0, Q1, Q2, Q3 могут принимать любые значения, о чем свидетельствуют темные прямоугольники на временных диаграммах.

На первых четырех тактах (0, 1, 2, 3) действует сигнал V=0, соответствующий режиму последовательной загрузки регистра. На вход X последовательно подаются биты 0,1, 0,1. Запись данных в триггеры осуществляется по срезу синхроимпульсов C1 = C= 1. После четвертого импульса (такт 3) в регистр загружается операнд Y3Y2Y1Y0 = 0101.

На 4-м такте подается сигнал V=I для параллельной загрузки входных данных X3X2X1X0 = 1001. Загрузка осуществляется по срезу синхроимпульса C2 = C= 1, в результате чего на выходе появляется операнд Y3Y2Y1Y0 = 1001.

На 5–8-м тактах по срезу синхроимпульсов Ci = C= 1 осуществляется последовательное считывание (V = 0) данных. Так как на вход последовательной загрузки подается сигнал Х = 0, происходит одновременная загрузка регистра нулями.

 
< Пред   СОДЕРЖАНИЕ     След >