Проверка функционирования УАПЛ

Средствами пакета программ Micro-Logic II построена макромодель УАПЛ (рис. 13.27, а), к которой подключено 4 генератора. Генераторы D01, D02 вырабатывают входные сигналы X1, X2; генератор D03 – синхроимпульсы СИ; генератор D04 – пусковой импульс ПИ = 1 на временно́м интервале 0. При моделировании сигналы X1, X2 выбраны согласно алгоритму умножения 0111 • 0101. Из временных диаграмм (рис. 13.27, 6) следует, что на выходе УАПЛ формируется требуемая последовательность микрокоманд Y1 → Y2 Y3 → Y3 → → Y2 Y3 → → Y3 Окончание операции умножения – интервал 30. Однако в отличие от УАСЛ на их выполнение тратится дополнительное время для проверки логических условий.

Управляющий автомат с программируемой логикой (а) и временные диаграммы, поясняющие принцип его работы (б)

Рис. 13.27. Управляющий автомат с программируемой логикой (а) и временные диаграммы, поясняющие принцип его работы (б)

Процессорные устройства и проверка их работоспособности. Процессорное устройство (рис. 13.28, а)

Схема проверки функционирования процессора (а) и временные диаграммы работы процессора со схемной (б) и программируемой (в) логикой

Рис. 13.28. Схема проверки функционирования процессора (а) и временные диаграммы работы процессора со схемной (б) и программируемой (в) логикой

составляется из операционного (OA) и управляющих автоматов со схемной (UASL) и программируемой (UAPL) логикой, оформленных в виде макромоделей. На входы автоматов подаются:

  • • два 4-разрядных операнда с нулем в старшем разряде. В исходном состоянии ключи установлены в положение, соответствующее рассмотренному в главе 4 случаю умножения операндов A = 0111 и В = 0101 по алгоритму 2;
  • • пусковой импульс ПИ и синхроимпульсы СИ с выхода генераторов Dov D02.

По временным диаграммам (рис. 13.28, б, в), полученным в результате моделирования, можно изучить протекающие процессы при использовании управляющих автоматов со схемной и программируемой логикой.

Из временных диаграмм ясно, что в процессорном устройстве с управляющим автоматом, построенным по принципу схемной логики, операция умножения завершается на временной интервале 14 (после 7 СИ), а при использовании управляющего автомата с программируемой логикой – на интервале 30. Таким образом, использование управляющего автомата со схемной логикой повышает быстродействие процессорного устройства примерно в два раза.

 
< Пред   СОДЕРЖАНИЕ