Электронные и логические схемы некоторых базовых компонентов компьютера

Логические операции AND, OR и NOT достаточно просто технически выполняются на любых системах элементов: и на электронных лампах, и на дискретных полупроводниковых элементах, и в интегральных схемах. Существуют многочисленные справочники, позволяющие выбрать подходящий вариант их технической реализации.

В больших интегральных схемах с целью унификации их структуры синтез логических и вычислительных схем выполняется на базе только одного логического "уникального" оператора: NOR, NAND или NORAND. Каждый из этих операторов структурно легко реализуем на основе базовых, и наоборот, каждый базовый оператор легко конструируется из уникальных (рис. 4.10).

Реализация AND, OR и NOT на основе уникальных операторов используется при логическом синтезе вычислительных схем, так как для базовых операторов процедуры формализованного логического синтеза разработаны наиболее подробно и конструктивно.

Триггер. Это элемент, который может находиться в одном из двух устойчивых состояний, условно именуемых состояниями "0" и "1". На триггерах строятся системы статической памяти, регистры, счетчики, делители частоты и еще множество других компьютерных схем. В регистрах обычно используются триггеры с раздельными входами, а в счетчиках – со счетными. Считывание информации с триггеров обычно выполняется с помощью схем AND.

Триггер имеет два выхода: "0" (иногда именуемый q -выходом), "1" (именуемый иногда q-выходом).

Если триггер находится в состоянии "0", то у него на выходе q "высокое" напряжение (порядка нескольких вольт или меньше), на выходе q низкое (обычно нулевое) напряжение; если триггер находится в состоянии "0", то напряжения на выходе имеют противоположное значение.

Структурная реализация базовых операторов

Рис. 4.10. Структурная реализация базовых операторов:

о – логическая конструкция схемы NAND; 6 – стандартное обозначение схемы NAND; в – стандартное обозначение схемы NOR; г – схема NOT на основе схемы NAND; – схема OR на основе схемы NAND; е – схема AND на основе схемы NAND

Триггеры могут иметь раздельные входы: R (Reset) – вход установки "0", S (Set) – вход установки "1". Каждый вход устанавливает триггер в соответствующее состояние, такие триггеры часто называют RS-триггерами (рис. 4.11, а).

Триггеры могут иметь счетный входТ (toggle, релаксатор), очередной импульс "1" на счетном входе изменит состояние триггера. Такие триггеры часто называют Т-триггерами (рис. 4.11, б). Триггер, установленный в какое-либо состояние, сохраняет его, до тех пор пока импульс, поданный на один из входов, не изменит это состояние.

Состояние триггера статически поддерживается его напряжениями. Например, сигнал "1", поступивший на вход S, на выходе q -триггера установит низкое напряжение, поступающее оттуда на вход R, и будет восприниматься как сигнал установки триггера в состояние "0". Аналогичная картина наблюдается при установке триггера в состояние "0": высокое напряжение, поступающее в этом случае с выхода q на вход R, будет поддерживать триггер в состоянии "0". При подаче импульса "1" на счетный вход Т этот импульс пройдет только через тот вентиль (схему AND), который пропускает его на раздельный вход, переключающий триггер.

Схемы триггеров с различными входами: а – RS-триггеры; б – 7-триггеры

Рис. 4.11. Схемы триггеров с различными входами: а – RS-триггеры; б – 7-триггеры

Например, если триггер находится в состоянии "1", при поступлении импульса на вход Т будет открыт вентиль, пропускающий импульс на вход R, и триггер переключится в состояние "0".

Регистр. Логическая схема трехразрядного регистра с вентилями (схемами AND) для ввода и считывания информации показана на рис. 4.12.

В каждом ί-м разряде регистр содержит RS-триггер 7) и подключенную к нему для считывания информации схему AND – вентиль. Считывание информации из регистра происходит следующим образом: при подаче импульса считывания, опрашивающего схемы AND всех триггеров, на разрядные выходы α(• поступит "1" через те вентили, триггеры которых были в состоянии "1".

Запись в однотактном режиме означает, что на соответствующий вход каждого триггера подается "1". При двухтактном режиме записи все входы R всех триггеров подключаются к одному проводу установки "0", по которому сначала все триггеры обнуляются, а затем на входы S тех триггеров, которые нужно установить в "1", подается соответствующий импульс.

Логическая схема трехразрядного регистра с вентилями (схемами AND) для ввода и считывания информации

Рис. 4.12. Логическая схема трехразрядного регистра с вентилями (схемами AND) для ввода и считывания информации

Счетчик. На рис. 4.13 показана логическая схема четырехразрядного двоичного счетчика. Этот счетчик считает от 0 до 15, а затем 16-м импульсом сбрасывается в "0".

На счетный вход каждого следующего триггера через вентили пройдет импульс со входа счетчика, только если все предыдущие

Логическая схема четырехразрядного двоичного счетчика

Рис. 4.13. Логическая схема четырехразрядного двоичного счетчика

триггеры стояли в состоянии "1". Логическая схема десятичной тетрады двоично-десятеричного счетчика представляет собой двоичный счетчик с циклом обнуления через 10 импульсов (считает от 0 до 9). Импульс обнуления счетчика формируется от каждого 10-го импульса, поступающего на вход счетчика (при наличии в счетчике кода 1001, т.е. 9). Запись информации в счетчик не через счетный вход, и считывание показаний счетчика выполняется так же, как в двоичном регистре.

Дешифратор. На рис. 4.14 показана логическая схема дешифратора трехразрядного двоичного кода.

Дешифратор по двоичному коду, поступающему на вход, выбирает один выход, на котором формирует сигнал "1"; на остальных выходах формируется сигнал "0". У дешифратора n-разрядного двоичного кода может быть 2n выходов. В приведенной схеме п = 3, следовательно 23 = 8 выходов. Например, сигнал "1" на шестом

Логическая схема дешифратора трехразрядного двоичного кода

Рис. 4.14. Логическая схема дешифратора трехразрядного двоичного кода

выходе f6 будет сформирован, если на вход поступил двоичный код 010, так как (табл. 4.4).

Таблица 4.4. Таблица истинности дешифратора

0

0

0

0

0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

1

0

0

0

0

1

1

0

0

1

0

0

0

0

0

0

1

0

1

0

0

1

0

0

0

0

0

0

1

1

0

0

0

0

1

0

0

0

1

1

1

1

0

0

0

0

0

0

0

Логические операции, выполняемые в компьютере

В перечень машинных команд, которые используются при программировании, обязательно входят и некоторые логические операции. Чаще всего это операции OR (ИЛИ), AND (И), NOT (НЕ) и XOR (сложение по модулю 2, иначе: исключающее ИЛИ).

OR (ИЛИ) – логическое сложение. Команда выполняет поразрядную дизъюнкцию (логическое сложение – операцию OR) битов двух чисел; устанавливает 1 в тех битах результата, в которых была 1 хотя бы у одного из исходных операндов (табл. 4.5).

Таблица 4.5. Таблица истинности операции OR

А

0

0

1

1

B

0

1

0

1

A OR В

0

1

1

1

AND (И) – логическое умножение. Команда выполняет поразрядную конъюнкцию (логическое умножение – операцию AND) битов двух чисел; устанавливает 1 в тех битах результата, в которых у обоих исходных операндов были 1 (табл. 4.6).

Таблица 4.6 Таблица истинности операции AND

А

0

0

1

1

B

0

1

0

1

A AND В

0

0

0

1

XOR (исключающее ИЛИ). Команда выполняет операцию сложения по модулю 2 (отрицание равнозначности), устанавливает 1 в тех битах результата, в которых исходные числа отличались друг от друга (табл. 4.7).

Таблица 4.7. Таблица истинности операции XOR

А

0

0

1

1

В

0

1

0

1

A XOR B

0

1

1

0

NOT (НЕ) – операция отрицания. Команда устанавливает обратное значение битов в числе (операция инверсии) (табл. 4.8).

Таблица 4.8. Таблица истинности операции NOT

А

0

1

NOT A

1

0

 
< Пред   СОДЕРЖАНИЕ     След >